De finish van Moores marathon

Full text

42 | | nr. 10 | 9 september 2011
Dit schreeuwt om nog meer programmeer-
baarheid en betere softwareontwikkeltools.
Deze trend is ingezet met systeemchips die
volledig op software draaien. Denk aan de
chips die we terugvinden in smartphones
en tablets, aan GPU’s in grafische kaarten en
aan high-end FPGA’s die onderdak vinden in
allerhande embedded systemen.
Mogelijk bereikt de schalingstrein zijn
eindstation zeer binnenkort. Kleine tran-
sistoren zijn gevoelige beestjes. Een groei-
end aantal wordt doodgeboren (defect bij
productie). En de overlevers worden onbe-
trouwbaar en lekken als een mandje. Ze ver-
tonen meer en meer (ongewenste) onder-
linge verschillen, hebben last van kwaaltjes
en verslijten. Steeds vaker laten ze steken
vallen door omgevingsinvloeden (warmte
of verdwaalde ioniserende deeltjes uit de
atmosfeer) en vermoeidheid. Daarom zien
we meer en meer redundantie verschijnen
op chips om permanente productiedefec-
ten en transiënte fouten op te vangen en te
corrigeren of minstens in kaart te brengen.
Denk aan redundante rijen en kolommen en
Ramses Valvekens
Bart Dierickx
foutcorrigerende codering (error correcting
code, ECC) in DRam, SRam en flash en aan
wear leveling bij flash. Verder kreunen chips
onder de massale populatie transistoren. Ze
krijgen het warm met zovelen samen.
De ruimtevaart is een voorbode van wat
komen gaat wanneer de transistoren ver-
der verkleinen: drievoudige redundantie
met majority voters en stralingsharde
flipflops die dubbel zo groot zijn als de
gewone (door duplicatie en goed gekozen
feedback). Transistoren in analoge circuits
schalen al geruime tijd niet meer mee om
de anders nefaste effecten van mismatch en
ruis te vermijden. Ook hogespanningstoe-
passingen schalen niet mee. Bij geheugens
en digitale schakelingen houdt het verhaal
op wanneer de reserveonderdelen en ande-
re overhead evenveel plaats innemen als de
functionele stukken.
Hoge prijs
Intussen staat de wet van Moore onder hoog-
spanning omdat de kleinst af te beelden
structuren vele malen kleiner zijn dan de
ACHTERGROND OVER SCHALING
Aan de schaling van transistoren komt eens een eind. Wat dan? Ramses Valvekens en Bart Die-
rickx beschouwen de toekomst van Moore. Dit artikel is het eerste deel van een tweeluik. In
Bits&Chips 11 het vervolg, over arraygebaseerde chips en hun relatie met doorgedreven schaling.
Consumenten zijn gewend geraakt aan
steeds meer features voor dezelfde
prijs, of dezelfde functionaliteit voor
een lagere prijs. Daarbij verwachten ze een
even groot of zelfs lager energieverbruik.
Om hieraan te kunnen voldoen, is al decen-
nialang een exponentiële schaling van chips
in afmetingen en prestaties gaande. De wet
van Moore beschrijft de wetmatigheid hoe
steeds meer transistoren in eenzelfde chip
kunnen worden geperst: vandaag tot meer
dan een miljard per vierkante centimeter.
Essentieel hiervoor tijdens de beginjaren
waren de keuze voor silicium met zijn sta-
biele en makkelijk te groeien oxidelagen en
de uitvinding van het planaire proces. De
laatste jaren zijn de spectaculaire vooruit-
gang van de optische microlithografie en
de introductie van nieuwe materialen de
grootste drijfveren.
Aan de schaling volgens Moore zal eens
een einde komen. Siliciumatomen zitten op
een halve nanometer van elkaar en de klein-
ste lineaire afmetingen in de huidige chips
zijn ongeveer twintig nanometer. Over en-
kele oppervlaktehalveringen zitten we op de
absolute limiet van het atoom. Bij het huidi-
ge tempo van een halvering eens in de twee
à drie jaar zijn we daar over twintig à dertig
jaar. Lang daarvoor zal de schaling echter al
stoppen door fysische en chemische gren-
zen, zoals de microscopische variabiliteit
van de gedoteerde structuren, laagdiktes en
de grootte van fotolakmoleculen. Hierdoor
laat de line-edge roughness zich onderweg
meer en meer voelen, tot de praktische
schalingslimiet is bereikt.
Nog veel eerder zullen de benodigde inves-
teringen in de ontwikkeling van de ‘ultieme’
volgende generatie siliciumtechnologie en in
de bijhorende productieapparatuur zodanig
oplopen dat zelfs alle consumenten samen
ze niet meer kunnen dragen met hun elek-
tronica-aankopen. Volumes per chip kunnen
dan slechts omhoog door minder verschil-
lende chips uit te brengen: one size fits all.
De finish van
Moores marathon
Toenemende onzekerheid
Simulatieparadigma nu
2008:
fysieke gatelengte =
22 nm (65-nm-node)
2016: fysieke gatelengte =
9 nm = 30 x 30 x 30 atomen
(22-nm-node)
Atomen schalen
niet mee, de
variabiliteit
neemt toe.
Illustratie: Asen Asenov, Imec/TAD-workshop 2005

9 september 2011 | | nr. 10 | 43
Maar de prijs is hoog. EUV wordt niet al-
leen geabsorbeerd door de atmosfeer, zodat
de hele litho in vacuüm moet, maar ook
door glas (en al zijn alternatieven), waardoor
de ganse optiek reflectief moet. Dit betekent
spiegels en reflectieve maskers (reticles) op
basis van interferentiefilters, in plaats van
de lenzen en doorschijnende maskers van de
klassieke transmissieve optica.
E-beam is een alternatief dat geen mas-
kers behoeft. Een elektronenbundel scant
hierbij het ganse oppervlak af, wat erg tijd-
rovend is. Gebruik van meerdere parallelle
bundels verhoogt de doorvoer, maar blijft
trager dan optische litho waarbij de hele
chip ineens wordt belicht.
Geen volwaardige opvolger
Er zijn ook niet-lithogerelateerde innova-
ties die essentieel zijn om de schaling op
gang te houden. Zo zijn er enerzijds steeds
betere lage-k-diëlektrica en koperen ver-
bindingen ter vervanging van siliciumoxide
diëlektrica en aluminium verbindingen in
de metalen interconnectielagen, en ander-
zijds hoge-k-gatediëlektrica die toelaten om
nog dunnere en toch efficiënte gateoxides te
maken en metalen gates ter vervanging van
siliciumoxide gatediëlektrica en polykristal-
lijn silicium gates in de transistoren. Verder
zijn er nieuwe technieken die de mobiliteit
verhogen, zoals strained silicon, en nieuwe
devices die de winst elders zoeken, zoals de
niet-planaire Finfet-transistoren.
Een andere manier om Moore overeind te
houden, naast het proppen van meer kleinere
transistoren op één enkele die, is de functio-
naliteit per verpakte chip vergroten. Dat kan
bijvoorbeeld door een digitale die in één ver-
pakking te koppelen aan een RF-vermogen-
golflengte van het licht in de lithomachines.
Die gebruiken al tien jaar hetzelfde UV-licht
van 193 nanometer uit een ArF-eximeerlaser,
maar combineren dat met steeds geavanceer-
dere optica, die zich allang niet meer louter
gedraagt zoals in de basisnatuurkundehand-
boeken. UV-licht van kortere afmeting is mo-
gelijk maar vraagt het onvoorstelbare, name-
lijk lithografie in hoog vacuüm.
Om de resolutie te kunnen verhogen bij
gelijkblijvende golflengte en de optische dif-
fractie en verstrooiing die daarbij optreden
het hoofd te kunnen bieden, deden immer-
sielithografie (‘193I’) en hogere-apertuur-
lenzen hun intrede, samen met resolution
enhancement technologies (RET) als opti-
cal proximity correction, off-axis illumina-
tion, phase-shifting masks, en recentelijk
double of zelfs multiple patterning. Daarbij
hebben chipontwerpers restricted design
rules gekregen. Ook zijn er gesofistikeerde
fotolakken gekomen, die door chemische
thresholding het contrast verhogen van het
beeld op de wafer.
Nu de 193I-plus-RET-hoed bijna is leegge-
toverd, is er echter geen ontkomen meer aan:
we verkorten de golflengte van het licht meer
dan tien maal. Litho met extreem ultraviolet
(EUV) kan de huidige resolutiepijnen spec-
taculair verlichten: 13,5-nanometer-fotonen
zijn beter geschikt om de toekomstige kleine
structuren te belichten. Hierdoor hoeft het
RET-huzarenstuk niet op de spits gedreven,
althans niet op korte termijn. Schalings-
kampioenen als ASML en hun klanten kijken
reikhalzend uit naar een hoogvermogen-
EUV-bron, die de fotolak op de wafers vol-
doende snel kan belichten. Zo kunnen ze het
productieproces enigszins betaalbaar houden,
tenminste voor massaproductie.
trap in GaAs of aan passieve componenten
zoals spoelen, transmissielijnen en anten-
nes. Zo ontstaat een system-in-package. Met
through-silicon vias (TSV’s) en interposers
is driedimensionale stapeling van dies mo-
gelijk. Dit vinden we nu al terug in Nand-
flashgeheugenkaarten voor fototoestellen,
in sommige DRam-chips en in enkele grote
FPGA’s. Tweedimensionale die-stitching om-
zeilt de oppervlaktebeperking opgelegd door
de maximale lithografische reticlegrootte
door meerdere dies te combineren tot een
grotere ‘chip’. Meerwaardige spanningsni-
veaus vergroten bij flash de opslagcapaciteit
per cel van één bit bij SLC (single-level cell)
naar twee, drie en vier bits bij respectievelijk
MLC (multi-level cell), 8LC en 16LC. MLC en
8LC zijn heel courant; 16LC blijkt te lastig.
Een alternatief is niet schalen, enigszins
eufemistisch ‘More than Moore’ gedoopt.
Hieronder vallen alle creatieve devices die
we kunnen maken in oude fabrieken, al
dan niet na aanpassingen. Micro-elektro-
mechanische systemen (Mems) zijn een
mooi voorbeeld. Denk hierbij aan microspie-
gelarrays in beamers en gsm-microfoons.
Silicon photonics is een andere opkomende
meer-dan-Moore-technologie. De eerste
toepassingen situeren zich in schakelappa-
ratuur voor glasvezelnetwerken. Daarnaast
is er organische en plastic elektronica, bij-
voorbeeld voor RFID-tagging. Dergelijke
schakelingen zijn in de toekomst wellicht
goedkoop te drukken en hebben dus geen
uitstaans met de klassieke lithogebaseerde
productie. Wel zijn ze inherent minder per-
formant dan silicium door de dramatisch la-
gere mobiliteit van de ladingsdragers.
Een mogelijk vervolg met (sub)nanometer-
structuren is geen gewone verdere schaling.
In hybride CMos-/nanoarchitecturen worden
grote aantallen kriskras uitgespreide kool-
stof nanobuisjes, nanodraden en consorten
na een rudimentaire uitlijning aangesloten
op een silicium basisarray die zelf niet ver-
der schaalt. Dit kan een eerste aanzet zijn tot
zelfassemblage van circuits, à la DNA. Maar
net als bij moleculaire schakelaars, kwan-
tum- en spinelektronica is het pad naar echte
applicaties en kostenefficiënte massaproduc-
tie en assemblage nog lang; een volwaardige
opvolger voor lithografie en het planaire pro-
ces heeft zich nog niet aangediend.
Ramses Valvekens (ramses@easics.be) is
CEO van Easics uit Leuven, dat hoogper-
formante en betrouwbare digitale systemen
designt op basis van Asics en FPGA’s. Bart
Dierickx (bart.dierickx@caeleste.be) is CTO
van Caeleste uit Antwerpen, dat geavan-
ceerde Asic-beeldsensoren ontwerpt voor
applicaties in de ruimtevaart, de medische
wereld en nichemarkten.
Redactie Nieke Roos
0,1
1
10
100
1000
10000
1970 1980 1990 2000 2010 2020 2030 2040 2050
Featuregrootte (nm)
Jaar
UV van
193 nm
Golflengte EUV
Periode kristalrooster silicium
Afmeting siliciumatoom
State-of-the-art CMos
Te duur?
Te variabel?
Te fragiel?
Te klein!
Extrapolatie
van de wet
van Moore