Content uploaded by Henrique Cota Freitas
Author content
All content in this area was uploaded by Henrique Cota Freitas
Content may be subject to copyright.
A preview of the PDF is not available
Método de Aprendizado de Arquitetura de Computadores Utilizando Soft Processors
Abstract
Neste artigo, apresentamos um método de aprendizado de arquitetura de computadores, que é fundamentado em aprendizado baseado em problemas e soft processor. Nosso objetivo principal é propor e desenvolver um método que estimule, facilite e otimize o processo de aprendizado de arquitetura de computadores. Para verificação deste método, foi proposto o projeto e o desenvolvimento de processadores dos nós de redes de sensores sem fio (RSSF). Concluímos que devido à oportunidade de poder manipular um processador real, alterando suas características, o aluno se sentirá mais interessado e incentivado, o que facilitará o aprendizado dos conceitos de Arquitetura de Computadores. A contribuição deste artigo é a criação de um método que motive, facilite e proporcione uma melhoria na qualidade do aprendizado.
ResearchGate has not been able to resolve any citations for this publication.
O objetivo principal deste artigo é apresentar as atividades realizadas ao longo dos últimos anos no Instituto de Informática da PUC Minas, onde estamos usando a pesquisa em sala de aula como uma das atividades do aluno para complementar o estudo a cerca da matéria estudada e também como nova fonte de motivação para enxergar atividades futuras em iniciação científica ou em programas de pós-graduação.
As more embedded systems are built using FPGA platforms, there is an increasing need to support processors in FPGAs. One option is the soft processor, a programmable instruction processor implemented in the reconfigurable logic of the FPGA. Commercial soft processors have been widely deployed, and hence we are motivated to understand their microarchitecture. We must re-evaluate microarchiteture in the soft processor context because an FPGA platform is significantly different than an ASIC platform---for example, the relative speed of memory and logic is quite different in the two platforms, as is the area cost. In this paper we present an infrastructure for rapidly generating RTL models of soft processors, as well as a methodology for measuring their area, performance, and power. Using our automatically-generated soft processors we explore the microarchitecture trade-off space including: (i) hardware vs software multiplication support; (ii) shifter implementations; and (iii) pipeline depth, organization, and forwarding. For example, we find that a 3-stage pipeline has better wall-clock-time performance than deeper pipelines, despite lower clock frequency. We also compare our designs to Altera's NiosII commercial soft processor variations and find that our automatically generated designs span the design space while remaining very competitive.
Proposta de aplicação de soft processors em sistemas embutidos
- F R C Corrêa
Corrêa, F. R. C. " Proposta de aplicação de soft processors
em sistemas embutidos ". Trabalho de Conclusão de Curso.
(Graduação em Ciência da Computação) – PUC-MG 2005.
Orientador: Henrique Cota de Freitas.