Gabriel P. Silva

Gabriel P. Silva
Federal University of Rio de Janeiro | UFRJ · Departamento de Ciência da Computação

D.Sc. Ciência da Computação

About

53
Publications
25,298
Reads
How we measure 'reads'
A 'read' is counted each time someone views a publication summary (such as the title, abstract, and list of authors), clicks on a figure, or views or downloads the full-text. Learn more
35
Citations
Additional affiliations
August 2006 - present
Federal University of Rio de Janeiro
Position
  • Professor (Full)
Education
March 1979 - December 1983
Federal University of Rio de Janeiro
Field of study
  • Electronic Engineering

Publications

Publications (53)
Conference Paper
Full-text available
Este artigo apresenta o simulador SimuS, desenvolvido para uma arquitetura do processador hipotético Sapiens, especialmente concebido para o ensino de arquitetura de computadores, a partir da experiência adquirida no uso e desenvolvimento do simulador Neanderwin para o processador Neander-X. No processador hipotético Sapiens, a arquitetura e o conj...
Book
Full-text available
Um curso introdutório sobre programação paralela com MPI.
Technical Report
Full-text available
O OpenACC (programação para aceleradores) é um modelo de programação para com-putação paralela desenvolvido com o objetivo de simplif car a programação paralela,oferecendo alto desempenho e portabilidade entre vários tipos de arquiteturas: multi-core, manycore e GPUs. Este minicurso tem por objetivo apresentar este novo modelo deprogramação e suas...
Article
Full-text available
In bioinformatics, there are several programs available for DNA sequence assembly. This is usually a very time-consuming task, since those DNA sequences can be very lengthy and complex. So, one of the main concerns about genome assemblers is their performance running on parallel systems, in such way the assembly can be accomplished in a reasonable...
Presentation
Full-text available
Apresenta detalhes da arquitetura e programação do módulo Node MCU (ESP8266 12E). Adequado para cursos técnicos e universitários.
Presentation
Full-text available
Estes slides apresentam detalhes da arquitetura e da progamação do do Arduíno Uno. Texto voltado para cursos técnicos ou universitários.
Preprint
Full-text available
Memórias e Hierarquia de Memória
Preprint
Full-text available
Conceitos Básicos de Arquitetura de Computadores
Preprint
Full-text available
Arquitetura do Processador Sapiens em Detalhes
Preprint
Full-text available
A Informação e sua Representação
Article
The DNA sequencing process has evolved rapidly due to the development of new technologies and equipment capable of producing large amounts of sequencing data. Among these methods, PacBio stands out. The PacBio method uses single molecule real-time, generating sequence files composed by long reads. Storage and analysis of the data generated became a...
Chapter
Full-text available
O OpenACC (programação para aceleradores) é um modelo de programação para computação paralela desenvolvido com o objetivo de simplificar a programação paralela, oferecendo alto desempenho e portabilidade entre vários tipos de arquiteturas: multicore, manycore e GPUs. Este minicurso tem por objetivo apresentar este novo modelo de programação e suas...
Chapter
Full-text available
O OpenACC (programação para aceleradores) é um modelo de programação para com-putação paralela desenvolvido com o objetivo de simplif car a programação paralela,oferecendo alto desempenho e portabilidade entre vários tipos de arquiteturas: multi-core, manycore e GPUs. Este minicurso tem por objetivo apresentar este novo modelo deprogramação e suas...
Technical Report
Full-text available
A brief tutorial on javascript, in portuguese only.
Presentation
Full-text available
Slides with some hints about Intel Galileo board programming and links to a few projects.
Presentation
Full-text available
Classes slides presenting Intel Galileo Board
Book
Full-text available
Este livro apresenta o simulador SimuS para o ensino de arquitetura e organização de computadores, com diversos exemplos de programação em linguagem de montagem do processador didático Sapiens, voltado para os cursos técnicos e de graduação.
Presentation
Full-text available
Material de apoio sobre o SimuS e o processador Sapiens
Technical Report
Full-text available
Manual de uso do SImuS e descrição da arquitetura do Sapiens
Conference Paper
Full-text available
O Raspberry Pi é um nanocomputador de baixo custo, do tamanho de um cartão de crédito, capaz de executar um sistema operacional do tipo Linux, que foi desenvolvido primariamente para o ensino de computação. Entre suas características particulares destacamos a existência de um conjunto de pinos de E/S (GPIO), onde é possível a conexão de sensores e...
Conference Paper
Full-text available
Resumo Este trabalho apresenta um breve resumo de alguns projetos acadêmicos de arquitetura e sistemas operacionais desenvolvidos durante o século passado nas universidades brasileiras e retrata sua influência sobre os produtos industriais lançados naquela época. Particularmente, procuramos demonstrar a contribuição de dois projetos acadêmicos, o c...
Conference Paper
Full-text available
The fully homomorphic encryption, one of the areas post-quantum cryptography, is one of techniques for processing and manipulating encrypted data without deciphering them. Used on platforms where traditional encryption may not have the desired security, such as cloud computing case. Several methods have been proposed to facilitate the use of this t...
Conference Paper
A Criptografia Homomórfica é uma técnica de criptografia para o processamento de dados criptografados sem a necessidade de decifra-los. Tal método é indicado para uso em ambientes não confiáveis, como por exemplo as plataformas de computação em nuvem. Vários métodos têm sido propostos para a implementação dessa técnica. Porém, o grande problema des...
Conference Paper
Full-text available
Esse trabalho faz a avaliação de desempenho de montadores paralelos de sequencias de DNA, usados para a montagem de sequencias ”de novo”. Foram avaliados aspectos como ganho (speedup), escalabilidade e tempo de execução com diversas entradas. Particularmente, avaliou-se o desempenho com um conjunto de dados conhecido, no caso um cromossoma do genom...
Poster
Full-text available
Em bioinformatica, existem varios programas disponiveis para montagem de sequencia de DNA [1]. Isso geralmente e uma tarefa muito demorada, uma vez que essas sequencias de DNA podem ser muito longas e complexas [2]. Assim, uma das principais preocupacoes com os montadores de DNA e o seu funcionamento e desempenho em sistemas paralelos, de tal manei...
Article
Full-text available
This paper presents the Netuno supercomputer, a large-scale cluster installed at Federal University of Rio de Janeiro in Brazil. A detailed performance evaluation of Netuno is presented, depicting its computational and I/O performance, as well as the results for two real-world applications. Since building a high- performance cluster for running a w...
Article
Full-text available
This paper presents a description and the evaluation of the Netuno supercomputer, a high-performance cluster installed at Federal University of Rio de Janeiro in Brazil. The results for the High Performance Linpack (HPL) benchmark and two real applications are reported. Since building a high-performance cluster for running a wide range of applicati...
Conference Paper
Full-text available
BLAST is an efficient heuristic algorithm used for comparing biological sequences, such as amino-acids or nucleotides and identifying similarities between them. However, extensive genetic mapping projects feed sequence databases continuously, forcing them to grow steadily, turning execution time into a potential constraint to sequential implementat...
Conference Paper
Este artigo apresenta a arquitetura e os resultados da avaliação de desempenho do supercomputador Netuno, um cluster de alto desempenho recentemente instalado na UFRJ. São apresentados detalhes tanto de sua arquitetura como dos softwares básicos e de middleware utilizados na sua construção. Os resultados de avaliação obtidos registram um desempenho...
Article
Full-text available
Resumo Este artigo apresenta a arquitetura e os resultados da avaliação de desempenho do supercomputador Netuno, um cluster de alto desempenho recentemente instalado na UFRJ. São apresentados detalhes tanto de sua arquitetura como dos softwares básicos e de middleware utilizados na sua construção. Os resultados de avaliação obtidos registram um des...
Conference Paper
O uso eficiente de sistemas móveis e embarcados depende fortemente de estratégias adequadas para redução do consumo de energia. Esses sistemas são caracterizados também por uma grande restrição de recursos, entre eles a quantidade de memória disponível para as aplicações. Este trabalho apresenta um esquema de compressão de código para processadores...
Conference Paper
Full-text available
In this paper we address a very important issue in parallel rendering systems, reliability. Distributed systems, such as clusters of PCs, are low-cost alternatives for running parallel rendering systems. However, distributed systems are usually not reliable, machines can fail during the rendering process, resulting in incomplete final images. There...
Thesis
Full-text available
Esta tese investiga o " despacho simultaneo de multiplas instruçoes em arquiteturas superescalares." Considerando nosso interesse em tornar o mecanismo de despacho mais eficiente, dirigimos nossos esforços para o problema da deteção das dependencias de dados. Nossas atividades de pesquisa envolveram a concepção, implementação e avaliação da existên...
Article
Full-text available
This paper presents an analytical model for the Silicon area, access time and cycle time of on-chip multiported memories. This model can be used to predict the area and timing characteristics of register files, tables, queues and other similar structures usually found in the implementation of superscalar processors.
Article
Full-text available
This article presents an analytical model for the area, access and cycle times of on-chip multiported memories. This model can be used to predict the behavior of register and register renaming mapping tables and other similar structures on superscalar processors. The inputs to the model are the number of words, output width, number of read ports, a...
Conference Paper
Full-text available
Software·only distributed-shared rnemory systems (DSMs) can combine the ease of shared-memory programrning with the low cost of distributed-memory architectures. However, they provide acceptable performance for only a limited class o f applications, mainly due to high communicat ion and coherence overheads. The NCP 2 parallel system introduces the...
Article
Full-text available
The SPARC architecture is studied in this paper, with particular emphasis to the use of a branch target cache and a Harvard bus. Performance measurement with some configurations are reported. A simulator that works in a cycle per cycle basis has been developed to conduct those measurements.
Technical Report
Full-text available
Este trabalho estuda algumas opções para a implementação de uma arquitetura compatível com a definição do SPARC. Por ser uma arquitetura aberta, o SPARC permite a elaboração de implementações distintas, sem perda de compatibilidade binária. Este artigo avalia o desempenho do processador em várias configurações, os resultados destas simulações são e...
Technical Report
Full-text available
Variações na arquitetura SPARC são estudadas neste artigo, com particular enfase no uso de uma cache de desvio e de um barramento Harvard. Um simulador que funciona em um modo ciclo a ciclo foi desenvolvido para realizar medidas de desempenho em várias configurações. Os resultados obtidos são apresentados neste artigo.
Thesis
Full-text available
Esta tese está dividida em duas partes: a primeira faz a análise das características de alguns microprocessadores RISC de 32 bits e a segunda estuda as alternativas para a implementação de uma destas arquiteturas, no caso o SPARC. A primeira parte deste estudo foi realizada para permitir a escolha do microprocessador a ser utilizado no projeto MULT...
Technical Report
Full-text available
Este trabalho abrange desde aspectos ligados às características da célula básica, até os problemas da estrutura geral da matriz. São avaliados os parâmetros para dimensionamento e espaçamento dos dispositivos da matriz básica, além dos problemas elétricos de projeto. É feita uma análise dos principais tipos de circuitos de periferia, com apresentaç...
Technical Report
Full-text available
Este trabalho faz a análise das características de alguns microprocessadores RISC de 32 bits. Este estudo foi desenvolvido para permitir a escolha do microprocessador a ser utilizado no projeto MULTIPLUS, um sistema multiprocessador em desenvolvimento no NCE/UFRJ. Através da utilização de vários microprocessadores RISC acoplados a unidades aritméti...
Technical Report
Full-text available
Este relatório apresenta um estudo sobre a implementação paralela da tranformada rápida de Fourier (FFT) em arquiteturas hipercúbicas.
Article
Full-text available
Conjunto de transparências sobre programação paralela com MPI e OpenMP e pthreads.
Article
Full-text available
Resumo O uso de simuladores que permitam a compreensão do funcionamento do processador é fundamental para o ensino adequado de arquitetura de processadores. Este artigo apresenta um simulador de código livre para o Neander-X, que é uma extensão da conhecida arquitetura do Neander. O simulador aqui apresentado estende o conjunto de instruções inicia...
Article
Full-text available
Resumo Este artigo apresenta uma avaliação do sistema de arquivos paralelo PanFS, utilizado no cluster de alto desempenho Netuno, instalado na UFRJ. São apresentados os princípios gerais da arquitetura de sistemas de arquivos baseados em objetos, em particular a do PanFS, a configuração do Netuno, e os resultados de testes que medem a eficiência do...

Network

Cited By

Projects

Projects (7)